

Úloha: Generátor 1→N dekodéru ve VHDL

Zadání

Navrhněte skript v libovolném scriptovacím jazyce (např. Python, Bash, JavaScript...), který automaticky vygeneruje kód ve VHDL pro **parametrický 1→N dekodér** určený pro implementaci na FPGA.

Funkce dekodéru

Dekodér převádí binární vstup na **one-hot výstup**:

- na vstupu je binární číslo (a)
- na výstupu je vektor y, kde právě jeden bit je 1 a ostatní 0

Požadavky na skript

Skript musí:

1. Přijímat parametr:
 - a. počet výstupů N (např. 4, 8, 16)
2. Automaticky:
 - a. určit počet vstupních bitů (log2)
 - b. ověřit, že N je mocnina dvou
3. Vygenerovat .vhd soubor obsahující:
 - a. entitu:
 - i. vstup a : std_logic_vector(...)
 - ii. výstup y : std_logic_vector(...)
 - b. architekturu:
 - i. implementaci pomocí case
 - ii. přiřazení one-hot výstupů

Ukázka použití

```
./decoder_gen 8
```

Ukázka generovaného chování (pro N = 4)

```
case a is
  when "00" => y <= "0001";
  when "01" => y <= "0010";
  when "10" => y <= "0100";
  when "11" => y <= "1000";
```

```
when others => y <= (others => '0');  
end case;
```

Technické požadavky

- generovaný kód musí být:
 - syntakticky správný ve VHDL
 - přehledně formátovaný (odsazení)
- skript musí být znovupoužitelný pro různé hodnoty N
- názvy entity a souboru musí odpovídat parametru (např. decoder_8.vhd)